博客

计算机组成原理与系统结构
选择题： 1．冯·诺依曼机工作的基本方式的特点是( B )。 A、多指令流单数据流 B、按地址访问并顺序执行指令
C、堆栈操作 D、存贮器按内容选择地址
2．完整的计算机应包括( D )。 A、 运算器、存储器、控制器 B、外部设备和主机
C、主机和实用程序 D、配套的硬件设备和软件系统
3．运算器虽有许多部件组成，但核心部件是( B )。 A、数据总线 B、算术逻辑运算单元
C、多路开关 D、累加寄存器
4．运算器的主要功能是进行( C )。 A、逻辑运算 B、算术运算
C、逻辑运算与算术运算 D、初等函数的运算
5．从器件角度看，计算机经历了四代变化。但从系统结构看，至今绝大多数计
算机仍属于( B )型计算机。
A、并行 B、冯.诺依曼
C、智能 D、实时处理
6．中央处理器（CPU）是指( C )。 A、运算器 B、控制器
C、运算器. 控制器和 cache D、运算器、控制器和主存储器
7. 计算机问世至今，不管怎样更新，依然保持“存储程序”的概念，最早提出
这种概念的是（ C ）。 A、帕斯卡 B、巴贝奇
C、冯·诺依曼 D、贝尔
8．用以指定待执行指令所在地址的是（ C ）。 A、指令寄存器 B、数据计数器
C、程序计数器 D、累加器
9． 只有当程序要执行时，它才会去将源程序翻译成机器语言，而且一次只能读
取、翻译并执行源程序中的一行语句，此程序称为（ C ）。 A、目标程序 B、编译程序
C、解释程序 D、汇编程序
10. 第三代计算机是以（ B ）为主要器件。
A、超大规模集成电路 B、集成电路
C、晶体管 D、电子管
11. 广泛使用的计算机是（ A ）。 A、数字计算机 B、模拟计算机
C、数字模拟混合式计算机 D、特殊用途的计算机
12．个人计算机（PC）属于（ C ）类计算机。
A、大型机 B、小型机
C、微型机 D、超级计算机
13.（ D）表示法主要用于表示浮点数中的阶码。
A、原码 B、补码 C、反码 D、移码
14. 字长 32 位，其中 1 位符号位，31 位表示尾数。若用定点小数表示，则最大

正小数为（ B ）。 A、+（1 – 2-32） B、+（1 – 2-31） C、2-32
D、 2-31
15. 定点 16 位字长的字，采用 2 的补码形式表示时,一个字所能表示的整数范
围是（ A ）。 A、-2
15 ~ +（215
-1） B、-（2
15
–1）~ +（2
15
–1） C、-（2
15 + 1）~ +215 D、-215 ~ +215
16. 某机字长 8 位，含一位数符，采用原码表示，则定点小数所能表示的非零最小正数为
（ D ） A、2-9
B、2-8 C、2-6 D、2-7
17. 若十进制数为 132.75，则相应的十六进制数为（B ）。
A、21.3 B、84.c C、24.6 D、84.6
18. 若二进制数为 1111.101 ，则相应的十进制数为 （ A ）。
A、15.625 B、15.5 C、14.625 D、14.5
19. 如果 X 为负数，由[X]补求[-X]补是将（ D）。
A、[X]补各值保持不变
B、[X]补符号位变反，其它各位不变
C、[X]补除符号位外，各位变反，末尾加 1
D、[X]补连同符号位一起各位变反，末尾加 1
20. 若 x=1011，则[x]补=（ A ）。
A、01011 B、1011 C、0101 D、10101
21. 若采用双符号位，则发生正溢的特征是：双符号位为（ B ）。
A、00 B、01 C、10 D、11
22. 若采用双符号位补码运算，运算结果的符号位为 01，则（B ）。
A、产生了负溢出（下溢） B、产生了正溢出（上溢）
C、结果正确，为正数 D、结果正确，为负数
23. 在定点二进制运算器中，减法运算一般通过（ D ）来实现。
A、原码运算的二进制减法器 B、补码运算的二进制减法器
C、原码运算的十进制加法器 D、补码运算的二进制加法器
24. 原码加减交替除法又称为不恢复余数法，因此（ C ）。
A、不存在恢复余数的操作
B、当某一步运算不够减时，做恢复余数的操作
C、仅当最后一步余数为负时，做恢复余数的操作
D、当某一步余数为负时，做恢复余数的操作
25. 动态随机存储器的特点是（ C ）。
A、在工作中存储器内容会产生变化
B、每次读出后，需要根据原存内容重新写入一遍
C、每隔一定时间，需要根据原存内容重新写入一遍
D、在工作中需要动态地改变访存地址
26. 高速缓冲存储器 Cache 一般采取（ A ）。
A、随机存取方式 B、顺序存取方式 C、半顺序存取方式 D、只读不写方式
27. 若存储周期 250ns ，每次读出 16 位，则该存储器的数据传送率为（ D ）。
A、4 × 10 6 字节 / 秒 B、4M 字节 / 秒
C、8 × 10 6 字节 / 秒 D、8M 字节 / 秒 28.静态随机存储器 SRAM 的存储原理是（A ）。

A、依靠双稳态电路 B、依靠定时刷新
C、依靠读后再生 D、信息不再变化
29. 在下列 Cache 替换算法中，一般说来哪一种比较好（ D ）。
A、随机法 B、先进先出法
C、后进先出法 D、近期最少使用法
30. 某计算机字长 32 位，其存储容量为 4MB，若按半字编址，它的寻址范围是
（ C ）。 A、4MB B、2MB C、2M D、1M
31. 某机字长 32 位，存储容量为 1MB，若按字编址，它的寻址范围是（ C ）。 A、1M B、512KB C、256K D、256KB
32. 表示主存容量的常用单位为（B）。
A、数据块数 B、字节数 C、扇区数 D、记录项数
33. 某计算机字长 32 位，其存储容量为 16MB，若按双字编址，它的寻址范围是
（B）。A、16MB B、2M C、8MB D、16M
34. 某计算机字长 32 位，其存储容量为 8MB，若按字编址，它的寻址范围是（D）。 A、1M B、4MB C、4M D、2M 35. 主存贮器和 CPU 之间增加 cache 的目的是（A）。 A、解决 CPU 和主存之间的速度匹配问题 B、扩大主存贮器容量
C、扩大 CPU 中通用寄存器的数量
D、既扩大主存贮器容量，又扩大 CPU 中通用寄存器的数量
36. 单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，
另一个常需采用（C）。 A、堆栈寻址方式 B、立即寻址方式
C、隐含寻址方式 D、间接寻址方式
37. 某一 RAM 芯片，其容量为 256K×8 位，包括电源和接地端，该芯片引出线的
最小数目应是（C）。 A、23 B、25 C、18 D、19
38. 某 DRAM 芯片，其存储容量为 512K×8 位，该芯片的地址线和数据线数目为
（D）。A、8， 512 B、512， 8 C、18， 8 D、19， 8 39. 某计算机字长为 32 位，其存储容量为 16M×32 位，它的地址线和数据线的
总和是（ D ）。 A、16 B、32 C、64 D、56
40. 某 SRAM 芯片，存储容量为 64K×16 位，该芯片的地址线和数据线数目为
( D )。A、64，16 B、16，64 C、64，8 D、16，16
41. 双端口存储器在（ B ）情况下会发生读/写冲突。
A、左端口与右端口的地址码不同 B、左端口与右端口的地址码相同
C、左端口与右端口的数据码不同 D、左端口与右端口的数据码相同
42. 计算机系统中的存贮器系统是指（D）。 A、RAM 存贮器 B、ROM 存贮器
C、主存贮器 D、cache、主存贮器和外存贮器
43. 存储单元是指（B）。

A、存放一个二进制信息位的存贮元 B、存放一个机器字的所有存贮元集合
C、存放一个字节的所有存贮元集合 D、存放两个字节的所有存贮元集合；
44. 相联存贮器是按（C）进行寻址的存贮器。
A、地址方式 B、堆栈方式
C、内容指定方式 D、地址方式与堆栈方式
45．双端口存储器所以能高速进行读 / 写，是因为采用（ B ）。 A、高速芯片 B、两套相互独立的读写电路
C、流水技术 D、新型器件
46．存储周期是指（ C ）。 A、存储器的写入时间
B、存储器进行连续写操作允许的最短间隔时间
C、存储器进行连续读或写操作所允许的最短间隔时间
D、指令执行时间
47．下列器件中存取速度最快的是（C）。 A、Cache B、主存 C、寄存器 D、辅存
48． 以下四种类型的半导体存储器中，以传输同样多的字为比较条件，则读出
数据传输率最高的是（ C ）。 A、DRAM B、SRAM C、闪速存储器 D、EPROM
49. 在按字节编址的存储器中，每个编址单元中存放（B）。
A、1 位 B、8 位 C、16 位 D、32 位 50. 为了缩短指令中某个地址段的位数，有效的方法是采取（D ）。
A、立即寻址 B、变址寻址
C、间接寻址 D、寄存器寻址
51. 采用直接寻址方式，则操作数在（ A ）中。
A、主存 B、寄存器 C、直接存取存储器 D、光盘
52. 在二地址指令中（ C ）是正确的。
A、指令的地址码字段存放的一定是操作数
B、指令的地址码字段存放的一定是操作数地址
C、运算结果通常存放在其中一个地址码所提供的地址中
D、指令的地址码字段存放的一定是操作码 53. 反映计算机基本功能的是（ C ）。
A、操作系统 B、系统软件 C、指令系统 D、数据库系统
54. 在程序的执行过程中，Cache 与主存的地址映象是由（ D ）。 A、程序员调度的 B、操作系统管理的
C、由程序员和操作系统共同协调完成的 D、硬件自动完成的
55. 指令系统采用不同寻址方式的目的（ B ）。 A、实现存贮程序和程序控制
B、缩短指令长度，扩大寻址空间，提高编程灵活性
C、可直接访问外存
D、提供扩展操作码的可能并降低指令译码的难度
56.在大多数情况下，一条机器指令中是不直接用二进制代码来指定（ A ）。
A、下一条指令的地址 B、操作的类型
C、操作数地址 D、结果存放地址

57. 寄存器间接寻址方式中，操作数处在(B)。 A、通用寄存器 B、主存单元 C、程序计数器 D、堆栈
58. 程序控制类指令的功能是(D )。 A、进行算术运算和逻辑运算 B、进行主存与 CPU 之间的数据传送
    C、进行 CPU 和 I/O 设备之间的数据传送 D、改变程序执行的顺序
59. 在取指周期中，是按照（ D ）的内容访问主存，以读取指令。
    A、指令寄存器 IR B、程序状态寄存器 PS
    C、存储器数据寄存器 MDR D、程序计数器 PC
60. 微程序存放在（ C）。
    A、主存中 B、堆栈中 C、只读存储器中 D、磁盘中
61. 从一条指令的启动到下一条指令的启动的间隔时间称为（D ）。
    A、时钟周期 B、机器周期 C、工作周期 D、指令周期
62. 通常，微指令的周期对应一个（ C）。
    A、指令周期 B、主频周期 C、机器周期 D、工作周期
63. 在微程序控制方式中，机器指令和微指令的关系是（B ）。
    A、每一条机器指令由一条微指令来解释执行
    B、每一条机器指令由一段（或一个）微程序来解释执行
    C、一段机器指令组成的工作程序可由一条微指令来解释执行
    D、一条微指令由若干条机器指令组成
64. 下列说法中，合理的是（ C）。
    A、执行各条指令的机器周期数相同，各机器周期的长度均匀
    B、执行各条指令的机器周期数相同，各机器周期的长度可变
    C、执行各条指令的机器周期数可变，各机器周期的长度均匀
    D、执行各条指令的机器周期数可变，各机器周期的长度可变
65. 微地址是指微指令（D）。
    A、在主存的存储位置 B、在堆栈的存储位置
    C、在磁盘的存储位置 D、在控制存储器的存储位置
66. 在微程序控制中，把操作控制信号编成（A ）。
    A、微指令 B、微地址 C、操作码 D、程序
    67．指令周期是指（ C ）。
    A、CPU 从主存取出一条指令的时间 B、CPU 执行一条指令的时间
    C、CPU 从主存取出一条指令加上 CPU 执行这条指令的时间
    D、时钟周期时间
    68．由于 CPU 内部的操作速度较快，而 CPU 访问一次主存所花的时间较长，因此
    机器周期通常用（ A ）来规定。
    A、主存中读取一个指令字的最短时间
    B、主存中读取一个数据字的最长时间
    C、主存中写入一个数据字的平均时间
    D、主存中取一个数据字的平均时间
67. 在不同速度的设备之间传送数据，（C ）。
    A、必须采用同步控制方式 B、必须采用异步控制方式
    C、可以选用同步方式，也可选用异步方式 D、必须采用应答方式
68. 串行总线主要用于（ A ）。
    A、连接主机与外围设备 B、连接主存与 CPU

C、连接运算器与控制器 D、连接 CPU 内部各部件
71. 在总线上，同一时刻（A )。
A、只能有一个主设备控制总线传输操作
B、只能有一个从设备控制总线传输操作
C、只能有一个主设备和一个从设备控制总线传输操作
D、可以有多个主设备控制总线传输操作
72. 系统级的总线是用来连接（D ）。
A、CPU 内部的运算器和寄存器 B、主机系统板上的所有部件
C、主机系统板上的各个芯片 D、系统中的各个功能模块或设备
73. 波特率表示传输线路上（ A ）。
A、信号的传输速率 B、有效数据的传输速率
C、校验信号的传输速率 D、干扰信号的传输速率
74. 不同信号在同一条信号线上分时传输的方式称为（A）。
A、总线复用方式 B、并串行传输方式
C、并行传输方式 D、串行传输方式
75. 总线中地址线的作用是（ C ）。 A、只用于选择存储器单元； B、由设备向主机提供地址；
C、用于选择指定存储器单元和 I/O 设备接口电路的地址；
D、即传送地址又传送数据。
76. 根据传送信息的种类不同，系统总线分为（ B ）。
A、地址线和数据线 B、地址线、数据线和控制线
C、地址线、数据线和响应线 D、数据线和控制线
77. 系统总线中地址线的功能是（ D ）。 A、用于选择主存单元地址 B、用于选择进行信息传输的设备
C、用于选择外存地址 D、用于指定主存和 I/O 设备接口电路的地址
78.计算机使用总线结构的便于增减外设，同时（ C ）。
A、减少信息传输量 B、提高信息传输速度
C、减少了信息传输线的条数 D、减少了存储器占用时间
79. 系统总线中控制线的功能是（ A ）。 A、提供主存、I/O 接口设备的控制信号和响应信号及时序信号
B、提供数据信息
C、提供主存、I/O 接口设备的控制信号
D、提供主存、I/O 接口设备的响应信号
80.PCI 总线的基本传输机制是（ C ）。
A、并行传送 B、串行传送
C、猝发式传送 D、DMA 传送
81. 同步通信之所以比异步通信具有较高的传输频率是因为（ D ）。 A、同步通信不需要应答信号且同步通信方式的总线长度较短
B、同步通信用一个公共的时钟信号进行同步
C、同步通信中，各部件存取时间比较接近
D、以上因素的总和
82.不同的信号共用一组信号线，分时传送，这种总线传输方式是（ D ）传输。
A、猝发 B、并行 C、串行 D、复用
83.采用 DMA 方式传送数据时，每传送一个数据就要用一个（ C ）时间。

计算机组成原理与系统结构
A、指令周期 B、机器周期 C、存储周期 D、总线周期
84．CPU 响应中断时，进入“中断周期”，采用硬件方法保护并更新程序计数器 PC
内容，而不是由软件完成，主要是为了（ A ）。 A、能进入中断处理程序，并能正确返回源程序 B、节省主存空间
C、提高处理机速度 D、易于编制中断处理程序
85. 设置中断排队 判优逻辑 的目的是（ B ）。
A、产生中断源编码
B、使同时提出的请求中的优先级别最高者，得到及时响应
C、使 CPU 能方便地转入中断服务子程序
D、提高中断响应速度
86. 在下列设备中，属于图形输入设备的是（C ）。
A、键盘 B、条形码阅读机 C、数字化仪 D、显示器
87. I/O 采用统一编址时，进行输入输出操作的指令是（ B ）。
A、控制指令 B、访存指令 C、输入输出指令 D、程序指令
88. 使主机从外部获取信息的设备称为( C )。 A、外部存储器 B、外部设备 C、输入设备 D、输出设备
89. 在显示器的技术指标中，数据 640×480，1024×768 等表示( D ) 。 A、显示器屏幕的大小 B、显示器显示字符的最大行数和列数
C、显示器的颜色指标 D、显示器的分辩率
90. DMA 数据的传送是以( C ) 为单位进行的。
A、字节 B、字 C、数据块 D、位
91. DMA 是在( B )之间建立的直接数据通路。
A、CPU 与外设 B、主存与外设
C、外设与外设 D、CPU 与主存
92. 数组多路通道数据的传送是以( C ) 为单位进行的。
A、字节 B、字 C、数据块 D、位
93. 通道是特殊的处理器，它有自己的( C )，故并行工作能力较强。
A、运算器 B、存储器
C、指令和程序 D、以上均有
94. 下列 I/O 控制方式中，主要由程序实现的是( B )。 A、PPU（外围处理机） B、中断方式
C、DMA 方式 D、通道方式
95. 对于低速输入输出设备，应当选用的通道是( B ) 。 A、数组多路通道 B、字节多路通道
C、选择通道 D、DMA 专用通道
96. CPU 的芯片中的总线属于( A )。 A、内部 B、局部
C、系统 D、板级
97. 下列数中最小的数是（ C ）。 A、（100101）2 B、（50）8 C、（100010）BCD D、（625）16
98. 能发现两位错误并能纠正一位错的编码是( B )。 A、CRC 码 B、海明码 C、偶校验码 D、奇校验码

99．在大量数据传送中常用的且有效的检验法是( A )。 A、CRC 码 B、海明码 C、偶校验码 D、奇校验码
100. 假定下列字符码中有奇偶校验位，但没有数据错误，采用偶校校验的字符
码是( D )。
A、11001011 B、11010110 C、11000001 D、11001001

填空题 1、计算机的硬件包括 、 、 、输入设备和输出设备五部
分。
A．运算器 B.控制器 C. 存储器
2．当今的 CPU 芯片除了包括定点运算器、操作控制器外，还包括 、
运算器和 管理部件。
A．Cache B．浮点 C．存储
3. 若浮点数格式中介码的基数已定，尾数用规格化表示，浮点数的表示范围取
决于______的位数，精度取决于______的位数。
A．阶码 B． 尾数
4．指令格式中，操作码字段表征指令的______，地址码字段指示______。微型
机中多采用______混合方式的指令格式。
A．操作特性与功能 B．操作数的位置 C．二地址、单地址、零地址
5．一个定点数由 和___ 两部分组成。根据小数点位置不同，定点数有
和纯整数之分。
A.符号位 B. 数值域 C. 纯小数
6.总线一般可分为三类，它们分别是 、 和 。
A.地址总线 B.数据总线 C.控制总线
7.将二进制数 01100100 转换成十进制数是 ，转换成八进制数是 ，
转换成十六进制数是 。
A.100 B.144 C.64H
8. RISC 指令系统的最大特点是： 、、。 A．指令条数少 B．指令长度固定 C． 指令格式和寻址方式
9.CPU 能直接访问 和 ，但不能访问 和 。 A.主存 B. Cache C.外存 D. I/O 设备 。
10. 存储______并按______顺序执行，这是______型计算机的工作原理。
A.程序 B.地址 C.冯·诺依曼
11. 对存储器的要求是 ____ 、 __、 __ 。为了解决这三方面的矛盾
计算机采用多级存储体系结构。
A.容量大 B. 速度快 C. 成本低
12. Cache 的映射方式有 、 和 三种。其中 方式，适度
地兼顾了前两者的优点又尽量避免其缺点，比较理想。
A.直接映像 B.全相联映像 C. 组相联映像 D. 组相联映像
13．Cache 是一种______存储器，是为了解决 CPU 和______之间 __上不匹
配而采用的一项重要硬件技术。
A．高速缓冲 B．主存 C．速度
14．指令格式是指指令用_____表示的结构形式，通常由______字段和______字

段组成。
A. 二进制代码 B.操作码 C.地址码
15.在程序执行过程中，控制器控制计算机的运行总是处于 、 和
的循环之中。
A. 取指令 B. 分析指令 C. 执行指令
16.微程序入口地址是 根据指令的 产生的。
A.译码器 B.操作码
17.微程序控制器的核心部件是 ，它一般用 构成。
A.控制存储器 B.只读存储器
18.微指令执行时，产生后继微地址的方法主要有 、 等。
A.计数器方式 B.断定方式
19.一条机器指令的执行可与一段微指令构成的 相对应，微指令可由一
系列 组成。
A.微程序 B.微命令
20.微程序设计技术是利用 方法设计 的一门技术。具有规整
性、可维护性、 等一系列优点。
A.软件 B.操作控制 C.灵活性
21. 实现输入输出数据传送方式分成三种： 、 、 。 A．DMA 方式 B.中断方式 C.程序控制方式。
22.DMA 和 CPU 分时使用内存的三种方式是：、、_____。 A．停止 CPU 访问内存 B.周期挪用 C．DMA 和 CPU 交替访内
23．指令格式中，地址码字段是通过______来体现的，因为通过某种方式的变换，
可以给出______地址。常用的指令格式有零地址指令、单地址指令、______三种.
A.寻址方式 B.操作数有效 C.二地址指令
24.计算机中总线的两个主要特征是 和 。
A.分时 B.共享
25.一个定点数由 和 两部分组成。根据小数点位置不同，定点数据
有 和 两种表示方法。
A.符号位 B.数值域 C.纯小数 D.纯整数
26.CPU 中保存当前正在执行的指令的寄存器为 ，保存下一条指令地址
的寄存器为 。
A.指令寄存器 IR B. 程序计数器 PC
27.形成指令地址的方式，称为______方式，有______寻址和 _寻址。
A.指令寻址 B.顺序 C.跳跃
28.CPU 从 . 取出一条指令并执行这条指令的时间和称为 。由于
各种指令的操作功能不同，各种指令的指令周期是 。
A.存储器 B.指令周期 C.不相同的
30.计算机系统中的存储器分为 和 。在 CPU 执行程序时，必须将
指令存放在 中。
A．内存 B．外存 C．内存
31.为了实现运算器的，采用了______进位、乘除法等并行技术
A．高速性 B．先行 C． 阵列
32. CPU 中，保存当前正在执行的指令的寄存器为，保存当前正在执行的
指令的地址的寄存器为，保存 CPU 访存地址的寄存器为。

A．指令寄存器 IR B．程序计数器 PC C．内存地址寄存器 AR
33．设浮点数阶码为 8 位（含 1 位阶符），尾数为 24 位（含 1 位数符），则 32 位
二进制补码浮点规格化数对应的十进制真值范围是：最大正数为 ，
最小正数为 ，最大负数为 ，最小负数为 。 A．2127(1-2－23) B．2－129 C．2－128(-2－1-2－23) D．-2127
34．指令寻址的基本方式有两种，一种是 寻址方式，其指令地址由 给
出，另一种是 寻址方式，其指令地址由 给出。
A． 顺序 B．程序计数器 C．跳跃 D． 指令本身
35．按序写出多重中断的中断服务程序包括 、 、 、
和中断返回几部分。
A．保护现场 B．开中断 C．设备服务 D．恢复现场
36.计算机系统是由______和软件两大部分组成，软件又分为_______和
。 A.硬件 B.系统软件 C.应用软件
37. 四位二进制补码所能表示的十进制整数范围是______至。
A.+15 B.-16
38. 半导体 SRAM 靠______存储信息，半导体 DRAM 靠______存储信息。
A. 触发器 B.电容
39. 指令字长度有____ 、______ 、______ 三种形式。
A.单字长 B.半字长 C.双字长
40. 操作控制器的功能是根据指令操作码和______，产生各种操作控制信号，从
而完成______和执行指令的控制。
A.时序信号 B.取指令
名词解释
1．CPU：中央处理器，是计算机的核心部件，由运算器和控制器构成。
2. RAM：随机访问存储器，能够快速方便的访问地址中的内容，访问的速度与存
储位置无关。
3. ROM：只读存储器，一种只能读取数据不能写入数据的存储器。
4. 机器零：在浮点数据编码中，阶码和尾数都全为 0 时代表的 0 值。
5. 上溢：指数的绝对值太大，以至大于数据编码所能表示的数据范围。
6. 下溢：指数的绝对值太小，以至小于数据编码所能表示的数据范围。
7．奇校验码：让编码组代码中 1 的个数为奇数，违反此规律为校验错。
8. 海明码：一种常见的纠错码，能检测出两位错误，并能纠正一位错误。
9. 指令系统：计算机中各种指令的集合，它反映了计算机硬件具备的基本功能。
10.寻址方式：对指令的地址码进行编码，以得到操作数在存储器中的地址的方
式。
11. RISC：精简指令系统计算机，即指令系统中的指令数量少，且指令功能相对
简单。
12. CISC：复杂指令系统计算机，即指令系统中的指令数量多，且指令功能相对
较强。
13. 存储器：计算机中存储程序和数据的部件，分为内存和外存。

14. 直接映象：cache 的一种地址映象方式，一个主存块只能映象到 cache 中的
    唯一一个指定块。
15. 全相联映象：cache 的一种地址映象方式，一个主存块可映象到任何 cache
    块。
16. 组相联映象：cache 的一种地址映象方式，将存储空间分成若干组，各组之
    间用直接映象，组内各块之间用全相联映象。
17. 全写法（写直达法）：cache 命中时的一种更新策略，写操作时将数据既写
    入 cache 又写入主存，但块变更时不需要将调出的块写回主存。
18. 写回法：cache 命中时的一种更新策略，写 cache 时不写主存，而当 cache
    数据被替换出去时才写回主存。
19. 指令周期：从一条指令的启动到下一条指令的启动的间隔时间。
    20． 机器周期：指令执行中每一步操作所需的时间。
20. 微程序：完成某一个指令的一系列微指令结合。
21. 微指令：控制器存储的控制代码，分为操作控制部分和顺序控制部分。
22. 微操作：在微程序控制器中，执行部件接受微指令后所进行的操作。
23. 控制存储器：存放微程序的专用存储器。
    25． 总线周期：是主设备占用总线的时间。
24. 系统总线：是用来连接系统内各大功能模块或设备，实现系统种各电路板
    的连接。
25. 总线：计算机中连接功能单元的公共线路，是一束信号线的集合，包括数
    据总线。地址总线和控制总线。
26. 同步通信：所有的设备都从一个公共的时钟信号中获得定时信息。
27. 异步通信：使用一个在 CPU 和设备之间的“握手”信号，去除了公共的时
    钟信号，从而使得操作变成异步的。非互锁、半互锁、全互锁。
28. 链式查询方式（菊花链方式）：各申请总线的设备合用一条总线作为请求信
    号线，而总线控制设备的响应信号线则串接在各设备间。
29. 独立请求方式：集中式总线裁决方式之一，每一个设备都有一个独立的总
    线请求信号线送到总线控制器，控制器也给各设备分别发送一个总线响应信号。
30. DMA 方式：直接存储器访问，直接依靠硬件实现主存与外设之间的数据直
    接传输，传输过程本身不需 CPU 程序干预。
31. I/O 接口：是指连接主机和外围设备的逻辑部件。
32. 中断屏蔽：CPU 处理一个中断的过程中，对其他一些外部设备的中断进行阻
    止。
33. CU：Control Unit，控制单元（部件），为控制器的核心部件，其功能是产
    生微操作命令序列。 36. MAR：Memory Address Register，存储器地址寄存器，在主存中用来存放欲
    访问的存储单元的地址。
34. MDR：Memory Data Register，存储器数据缓冲寄存器，在主存中用来存放
    从某单元读出、或要写入某存储单元的数据。
    判断题 1．在数字计算机中所以采用二进制是因为二进制的运算最简单。
    答：正确。
    2．在所有的进位计数制中，整数部分最低位的权都是 1。
    答：正确。
    3．某 R 进位计数制，其左边一位的权是其相邻的右边一位的权的 R 倍。
    答：正确。
    4．计算机表示的数发生溢出的根本原因是计算机的字长有限。
    答：错误。
    5．表示定点数时，若要求数值 0 在计算机中唯一地表示为全 0，应采用补码。
    答：正确。
    6．浮点数的取值范围由阶码的位数决定，而精度由尾数的位数决定。
    答：正确。
    7．CRC 校验码的生成和检验大多采用软件实现。
    答：正确。
    8．若浮点数的尾数用补码表示，那么规格化的浮点数是指尾数数值位的最高位
    是 0（正数）或是 1（负数）。
    答：正确。
    9．在实际应用中，奇偶校验多采用奇校验，这是因为奇校验中不存在全“0”代
    码，在某些场合下更便于判别。
    答：正确。
    10．显示图形时要经过复杂的数学计算，因此占用的时间要比位图图像的时间长。
    答：正确。
    11．计算机的主存是由 RAM 和 ROM 两种半导体存储器组成的。
    答：正确。
    12．CPU 可以直接访问主存，而不能直接访问辅存。
    答：正确。
    13．外（辅）存比主存的存储容量大、存取速度快。
    答：错误。
    14．动态 RAM 和静态 RAM 都是易失性半导体存储器。
    答：正确。
    15．Cache 的功能全部由硬件实现。
    答：正确。
    16．引入虚拟存储器的目的是为了加快辅存的存取速度。
    答：错误。
    17．多体交叉存储器主要是为了解决扩充容量的问题。
    答：错误。多体交叉存储器主要是为了提高存取速度，增加带宽。
    18．Cache 和虚拟存储器的存储管理策略都利用了程序的局部性原理。
    答：正确。
    19．多级存储体系由 Cache、主存和辅存构成。
    答：正确。
    20．在虚拟存储器中，当程序正在执行时，由编译器完成地址映射。
    答：错误（由操作系统完成）。
    21．一个指令周期由若干个机器周期组成。
    解：正确。
    22．非访内指令不需从内存中取操作数，也不需将目的操作数存放到内存，因此

这类指令的执行不需地址寄存器参与。
解：错误。
23．组合逻辑控制器比微程序控制器的速度快。
解：正确。
24．流水线中的相关问题是指在一段程序的相邻指令之间存在某种信赖关系，这
种关系影响指令的执行。
解：正确。
25．微程序控制控制方式与硬布线控制方式相比，最大的优点是提高了指令的执
行速度。
解：正确。
26．微程序控制器中的控制存储器可用 PROM、EPROM 或闪存实现。
解：正确。
27．指令周期是指人 CPU 从主存取出一条指令开始到执行这条指令完成所需的时
间。
解：正确。
28．控制存储器是用来存放微程序的存储器，它比主存储器速度快。
解：答案为正确。
29．机器的主频最快，机器的速度就最快。
解：答案为正确。
30．80X86 的数据传送指令 MOV，不能实现两个内存操作数的传送。
解：答案为正确。
31．所有的数据传送方式都必须由 CPU 控制实现。
答：错误。
32．屏蔽所有的中断源，即为关中断。
答：错误。
33．一旦中断请求出现，CPU 立即停止当前指令的执行，转去受理中断请求。
答：错误。
34．CPU 响应中断时，暂停运行当前程序，自动转移到中断服务程序。
答：正确。
35．中断方式一般适合于随机出现的服务。
答：正确。
36．DMA 设备的中断级别比其他外设高，否则可能引起数据丢失。
答：正确。
37．CPU 在响应中断后可立即响应更高优先级的中断请求（不考虑中断优先级的
动态分配）。
答：错误。
38．DMA 控制器和 CPU 可同时使用总线。
答：错误。
39．DMA 是主存与外设之间交换数据的方式，也可用于主存与主存之间的数据交
换。
答：错误。
40．为保证中断服务程序执行完毕以后，能正确返回到被中断的断点继续执行程
序，必须进行现场保存操作。
答：正确。

41．组成总线不仅要有传输信息的传输线，还应有实现总线传输控制的器件，即
总线缓冲器和总线控制器。
答：正确。
42．大多数微机总线由地址总线、数据总线和控制总线组成，因此，它们是三总
线结构的。
答：错误。
43．在计算机总线中，地址信息、数据信息和控制信息不能同时出现。
答：正确。
44．三态缓冲门可组成运算器的数据总线，它的输出电平有逻辑“1”或逻辑“0”、
高阻抗三种状态。
答：正确。
45．计算机使用总线结构的主要优点是便于积木化，同时减少了信息传输线的数
目。
答：正确。
46．任何类型的计算机都包含地址总线、数据总线和控制总线。
答：正确。
47．地址线的条数反映了微处理器的寻址能力。
答：正确。
48．地址总线的特点是可双向传输，控制总线的特点是双向传输。
答：错误。
49．USB 全速版的最大传输速率比 USB 高速版大。
答：错误。
50．总线的发展与 CPU 的发展休戚相关，CPU 的主频提高后，总线的数据传输如
果不随之提高，必将妨碍整机性能的提高。
答：正确。
简答题：

1. 按照冯．诺依曼原理，现代计算机应具备哪些功能？
   按照冯．诺依曼原理，现代计算机应具备以下 5 个功能：
   ⑴ 输入输出功能：能把原始数据和解题步骤及中间结果接收下来（输入），
   把计算结果与计算过程中出现的情况告诉（输出）给用户。
   ⑵ 记忆功能：应能“记住”原始数据、解题步骤及中间结果。
   ⑶ 计算功能：应能进行一些最基本的运算。这些基本运算能组成人们所需
   要的复杂运算。
   ⑷ 判断功能：计算机在进行一步操作后，应能从预先无法确定的几种方案
   中选择一种操作方案。
   ⑸ 自我控制功能：计算机应能保证程序执行的正确性和各部件间的协调性。
2. 字符“F”的 ASCII 码为 46H，请写出它的奇校验码和偶校验码（假定校验位
   加在最高位）。
   字符“F”的ASCII码为46H，奇校验码为01000110（46H），偶校验码为11000110

（C6H）。
3. 在检错码中，奇偶校验法能否定位发生错误的信息位？是否具有纠错功能？ ⑴ 在检错码中，奇偶校验法不能定位发生错误的信息位。
⑵ 奇偶校验没有纠错能力。
4. 试比较定点带符号数在计算机内的四种表示方法。
带符号数在计算机内部的表示方法有原码、反码、补码和移码。
原码表示方法简单易懂，实现乘、除运算简单，但用它实现加、减运算比较复
杂。
补码的特点是加、减法运算规则简单，正负数的处理方法一致。
反码：通常只用来计算补码，由于用反码运算不方便，在计算机中没得到实际
应用。
移码由于保持了数据原有的大小顺序，便于进行比较操作，常用于浮点数中的
阶码，使用比较方便。
5. 简述 CPU 的主要功能。
CPU：包括运算器和控制器。基本功能为：指令控制、操作控制、时间控制、数
据加工。
6. 控制器中常采用哪些控制方式，各有何特点？
控制器常采用同步控制、异步控制和联合控制。
同步控制即微操作序列由基准时标系统控制，每一个操作出现的时间与基准时
标保持一致。
异步控制不存在基准时标信号，微操作的时序是由专用的应答线路控制的，即
控制器发出某一个微操作控制信号后，等待执行部件完成该操作时所发回的
“回答”或“终了”信号，再开始下一个微操作。
联合控制是同步控制和异步控制相结合的方式，即大多数微操作在同步时序信
号控制下进行，而对那些时间难以确定的微操作，如涉及到 I/O 操作，则采用
异步控制。
7. 一个较完善的指令系统应包括哪几类？
数据传送指令、
算术运算指令、逻辑运算指令、
程序控制指令、
输入输出指令、
字符串指令、特权指令等。

8. 外围设备的 I/O 控制方式分哪几类？各具什么特点？ （1） 程序查询方式：CPU 的操作和外围设备的操作能够同步，而且硬件结构
   比较简单
   （2） 程序中断方式：一般适用于随机出现的服务，且一旦提出要求应立即进

行，节省了 CPU 的时间，但硬件结构相对复杂一些。
（3） 直接内存访问（DMA）方式：数据传输速度很高，传输速率仅受内存访问
时间的限制。需更多硬件，适用于内存和高速外设之间大批交换数据的场合。
（4） 通道方式：可以实现对外设的统一管理和外设与内存之间的数据传送，
大大提高了 CPU 的工作效率。
（5） 外围处理机方式：通道方式的进一步发展，基本上独立于主机工作，结
果更接近一般处理机。
9. 为什么外围设备要通过接口与 CPU 相连？接口有哪些功能？
外围设备要通过接口与 CPU 相连的原因主要有：
（1）一台机器通常配有多台外设，它们各自有其设备号（地址），通过
接口可实现对设备的选择。
（2）I/O 设备种类繁多，速度不一，与 CPU 速度相差可能很大，通过
接口可实现数据缓冲，达到速度匹配。
（3）I/O 设备可能串行传送数据，而 CPU 一般并行传送，通过接口可
实现数据串并格式转换。
（4）I/O 设备的入/出电平可能与 CPU 的入/出电平不同，通过接口可
实现电平转换。
（5）CPU 启动 I/O 设备工作，要向外设发各种控制信号，通过接口可
传送控制命令。
（6）I/O 设备需将其工作状况（“忙”、“就绪”、“错误”、“中断请求”
等）及时报告 CPU，通过接口可监视设备的工作状态，并保存状态信息，供
CPU 查询。
可见归纳起来，接口应具有选址的功能、传送命令的功能、反映设备状
态的功能以及传送数据的功能（包括缓冲、数据格式及电平的转换）。
10. 什么是指令周期、机器周期和时钟周期？三者有何关系?
指令周期是 CPU 取出并执行一条指令所需的全部时间，即完成一条指令的
时间。
机器周期是所有指令执行过程中的一个基准时间，通常以存取周期作为机
器周期。
时钟周期是机器主频的倒数，也可称为节拍，它是控制计算机操作的最小
单位时间。
一个指令周期包含若干个机器周期，一个机器周期又包含若干个时钟周期，
每个指令周期内的机器周期数可以不等，每个机器周期内的时钟周期数也可以
不等。
11. 计算机中的存储系统通常采用高速缓存（Cache），其中 Cache 和主存之间
的映射关系有哪三种？这三种映射中哪种映射实现所需要硬件电路最少？它的
缺点是什么？
全相联映射、直接映射、组相联映射。其中直接映射所需电路最少，但是
操作过程中 Cache 与主存数据替换过程中冲突率最高，是它的缺点。

12. CPU 中有哪些主要寄存器？简述这些寄存器的功能。 （1） 指令寄存器（IR）：用来保存当前正在执行的一条指令。
    （2） 程序计数器（PC）：用来确定下一条指令的地址。
    （3） 地址寄存器（AR）：用来保存当前 CPU 所访问的内存单元的地址。
    （4） 缓冲寄存器（DR）：
    <1>作为 CPU 和内存、外部设备之间信息传送的中转站。
    <2>补偿 CPU 和内存、外围设备之间在操作速度上的差别。
    <3>在单累加器结构的运算器中，缓冲寄存器还可兼作为操作数寄存器。
    （5） 通用寄存器（AC）：当运算器的算术逻辑单元（ALU）执行全部算术和逻
    辑运算时，为 ALU 提供一个工作区。
    （6） 状态条件寄存器：保存由算术指令和逻辑指令运行或测试的结果建立的
    各种条件码内容。除此之外，还保存中断和系统工作状态等信息，以便使 CPU
    和系统能及时了解机器运行状态和程序运行状态。
    13.DRAM 存储器为什么要刷新？有几种刷新方式?
    DRAM 存储元是通过栅极电容存储电荷来暂存信息。由于存储的信息电荷终究
    是有泄漏的，电荷数又不能像 SRAM 存储元那样由电源经负载管来补充，时
    间一长，信息就会丢失。为此必须设法由外界按一定规律给栅极充电，按需
    要补给栅极电容的信息电荷，此过程叫“刷新”。 ① 集中式—正常读/写操作与刷新操作分开进行，刷新集中完成。
    ② 分散式—将一个存储系统周期分成两个时间片，分时进行正常读/写操
    作和刷新操作。
    ③ 异步式—前两种方式的结合，每隔一段时间刷新一次，保证在刷新周期
    内对整个存储器刷新一遍。
13. 能不能说机器的主频越快，机器的速度就越快，为什么？
    不能说机器的主频越快，机器的速度就越快。因为机器的速度不仅与主频有
    关，还与机器周期中所含的时钟周期数以及指令周期中所含的机器周期数有
    关。同样主频的机器，由于机器周期所含时钟周期数不同，机器的速度也不
    同。机器周期中所含时钟周期数少的机器，速度更快。
14. 什么叫刷新？为什么要刷新？说明刷新有几种方法。
    刷新：对 DRAM 定期进行的全部重写过程；
    刷新原因：因电容泄漏而引起的 DRAM 所存信息的衰减需要及时补充，因此
    安排了定期刷新操作；
    常用的刷新方法有三种：集中式、分散式、异步式。
    集中式：在最大刷新间隔时间内，集中安排一段时间进行刷新，存在 CPU
    访存死时间。
    分散式：在每个读/写周期之后插入一个刷新周期，无 CPU 访存死时间。
    异步式：是集中式和分散式的折衷。
15. Cache 做在 CPU 芯片内有什么好处？将指令 Cache 和数据 Cache 分开又有
    什么好处？
    Cache 做在 CPU 芯片内主要有下面几个好处：

1）可提高外部总线的利用率。因为 Cache 在 CPU 芯片内，CPU 访问 Cache 时
不必占用外部总线。 2）Cache 不占用外部总线就意味着外部总线可更多地支持 I/O 设备与主存
的信息传输，增强了系统的整体效率。 3）可提高存取速度。因为 Cache 与 CPU 之间的数据通路大大缩短,故存取速
度得以提高。
将指令 Cache 和数据 Cache 分开有如下好处：
1）可支持超前控制和流水线控制，有利于这类控制方式下指令预取操作的
完成。2）指令 Cache 可用 ROM 实现，以提高指令存取的可靠性。 3）数据 Cache 对不同数据类型的支持更为灵活，既可支持整数（例 32 位），
也可支持浮点数据（如 64 位）。
17. 什么是指令周期？指令周期是否有一个固定值？为什么？
指令周期是指取出并执行完一条指令所需的时间。
由于计算机中各种指令执行所需的时间差异很大，因此为了提高 CPU 运行
效率，即使在同步控制的机器中，不同指令的指令周期长度都是不一致的，也就
是说指令周期对于不同的指令来说不是一个固定值。
18. 用二进制数表示一个四位十进制的整数最少需要几位（不含符号位）。 2X＝104，N＝4×1/㏒ 2＝14 位。
19. 某机器字长 16 位，浮点表示时，其中含 1 位阶符、5 位阶码、1 位尾符、9
位尾数，请写出它能表示的最大浮点数和最小浮点数。
最大浮点数＝2+21×（1－2-9）
最小浮点数＝－2
+31×（1－2-9
）。
20. 一个容量为 16K×32 位的存储器，其地址线和数据线的总和是多少？当选
用下列不同规格的存储芯片时，各需要多少片？
1K×4 位，2K×8 位，4K×4 位，16K×1 位，4K×8 位，8K×8 位
地址线和数据线的总和 = 14 + 32 = 46 根；
选择不同的芯片时，各需要的片数为：
1K×4：（16K×32） / （1K×4） = 16×8 = 128 片
2K×8：（16K×32） / （2K×8） = 8×4 = 32 片
4K×4：（16K×32） / （4K×4） = 4×8 = 32 片
16K×1：（16K×32）/ （16K×1） = 1×32 = 32 片
4K×8：（16K×32）/ （4K×8） = 4×4 = 16 片
8K×8：（16K×32） / （8K×8） = 2×4 = 8 片
21. 一个 8K×8 位的动态 RAM 芯片，其内部结构排列成 256×256 形式，存取周
期为 0.1μs。试问采用集中刷新、分散刷新和异步刷新三种方式的刷新间隔各
为多少？

采用分散刷新方式刷新间隔为:2ms，其中刷新死时间为：256×0.1μ
s=25.6μs
采用分散刷新方式刷新间隔为：256×（0.1μs+×0.1μs）=51.2μs
采用异步刷新方式刷新间隔为:2ms
综合应用题

1. 设机器数字长为 8 位（含 1 位符号位），用补码运算规则计算下列各题。
   （1）A=9/64， B=-13/32，求 A+B。 （2）A=19/32，B=-17/128，求 A-B。 （3）A=-3/16，B=9/32，求 A+B。 （4）A=-87，B=53，求 A-B。 （5）A=115，B=-24，求 A+B。
   解：（1）A=9/64= 0.001 0010B, B= -13/32= -0.011 0100B
   [A]补=0.001 0010, [B]补=1.100 1100
   [A+B]补= 0.0010010 + 1.1001100 = 1.1011110 ——无溢出
   A+B= -0.010 0010B = -17/64
   （2）A=19/32= 0.100 1100B, B= -17/128= -0.001 0001B
   [A]补=0.100 1100, [B]补=1.110 1111 , [-B]补=0.001 0001
   [A-B]补= 0.1001100 + 0.0010001= 0.1011101 ——无溢出
   A-B= 0.101 1101B = 93/128B （3）A= -3/16= -0.001 1000B, B=9/32= 0.010 0100B
   [A]补=1.110 1000, [B]补= 0.010 0100
   [A+B]补= 1.1101000 + 0.0100100 = 0.0001100 —— 无溢出
   A+B= 0.000 1100B = 3/32
   （4） A= -87= -101 0111B, B=53=110 101B
   [A]补=1 010 1001, [B]补=0 011 0101, [-B]补=1 100 1011
   [A-B]补= 1 0101001 + 1 1001011 = 0 1110100 —— 溢出
   （5）A=115= 111 0011B, B= -24= -11 000B
   [A]补=0 1110011, [B]补=1，110 1000
   [A+B]补= 0 1110011 + 1 1101000 = 0 1011011——无溢出
   A+B= 101 1011B = 91

2. 设机器数字长为 8 位（含一位符号位），若 A = +15，B = +24，求[A+B]补和
   [A-B]补并还原成真值。
   解：∵ A = +15 = +0001111，B = +24 = +0011000
   ∴ [A]补 = 0,0001111，[B]补 = 0,0011000，[-B]补 = 1,1101000
   则[A-B]补 = [A]补 + [-B]补 = 0,0001111 +1,1101000 = 1,1110111
   ∴ [A-B]补 = 1,1110111 故 A-B = -0001001 = -9

3. 设机器数字长为 16 位，写出下列各种情况下它能表示的数的范围。设机器
   数采用一位符号位，答案均用十进制表示。
   （1）无符号数；
   （2）原码表示的定点小数。 （3）补码表示的定点小数。 （4）补码表示的定点整数。 （5）原码表示的定点整数。 （6）浮点数的格式为：阶码 6 位（含 1 位阶符），尾数 10 位（含 1 位
   数符）。分别写出其正数和负数的表示范围。 （7）浮点数格式同（6），机器数采用补码规格化形式，分别写出其对
   应的正数和负数的真值范围。
   解：（1）无符号整数：0 —— 216

• 1，即：0—— 65535；
  无符号小数：0 —— 1 – 2-16 ，即：0 —— 0.99998； （2）原码定点小数：-1 + 2-15
  ——1 – 2-15 ，即：-0.99997 —— 0.99997
  （3）补码定点小数：- 1——1 – 2-15
  ，即：-1——0.99997
  （4）补码定点整数：-215
  ——215
• 1 ，即：-32768——32767
  （5）原码定点整数：-215 + 1——215
• 1，即：-32767——32767
  （6）据题意画出该浮点数格式，当阶码和尾数均采用原码，非规格化数表示
  时：
  最大负数= 1，11 111；1.000 000 001 ，即 -2-92-31
  最小负数= 0，11 111；1.111 111 111，即 -（1-2-9）2
  31
  则负数表示范围为：-（1-2-9）231
  —— -2-92-31
  最大正数= 0，11 111；0.111 111 111，即 （1-2-9）2
  31
  最小正数= 1，11 111；0.000 000 001，即 2-92-31
  则正数表示范围为：2-92-31
  ——（1-2-9）2
  31
  （7）当机器数采用补码规格化形式时，若不考虑隐藏位，则
  最大负数=1，00 000；1.011 111 111，即 -2-12-32
  最小负数=0，11 111；1.000 000 000，即 -12
  31
  则负数表示范围为：-1231
  —— -2-12-32
  最大正数=0，11 111；0.111 111 111，即 （1-2-9）2
  31
  最小正数=1，00 000；0.100 000 000，即 2-12-32
  则正数表示范围为：2-12-32
  ——（1-2-9）2
  31

4. 已知被校验的数据为 101101，求其海明校验码。
   提示：先决定校验位的位数 r=4，然后根据编码规则决定海明校验位的位置
   和数据位的位置，最后用偶校验法求出校验位的值。答案应为 1011100100。
   解：⑴先定校验位的位数，当 r＝4 时，共有 16 种状态，大于 k＋r＋1＝11,
   故选用 r＝4,校验位至少取 4 位。
   ⑵决定校验位的位置：按海明码生成法规定，海明校验位第 i 位应放在 2i-1
   的海明位置上。
   ⑶决定数据位的位置：数据位应由低到高依次插空放在其他海明位上。
   即 D6 D5 P4 D4 D3 P3 D1 P2 P1。

⑷决定被校验数据位由哪几位校验位进行校验：按海明码生成法规定，每个
数据位由多个校验位进行校验，但被校验数据的海明位号要等于校验该位数据的
各位校验位的海明位号之和。
⑸决定各个校验位之值：按海明码生成法规定，用偶校验法生成校验位，校
验位之值为各被校验位数据之和。
P1＝D1⊕D2⊕ D4⊕ D5 P2＝D1⊕D3⊕ D4⊕ D6 P3＝D2⊕D3⊕ D4 P4＝D5⊕D6
在本例中，被校数据为 101101，即 D1＝1，D2＝0，D3＝1，D4＝1，D5＝0，D6 ＝1，故
P1＝D1⊕D2⊕ D4⊕ D5＝0 P2＝D1⊕D3⊕ D4⊕ D6＝0 P3＝D2⊕D3⊕ D4＝0 P4＝D5⊕D6＝1
最后得到被校验数据 101101 的海明码为 1011100100。
4. 已知五位信息码为10101，设计可纠一位错的海明码，写出详细过程。
因为 N+K+1≤2k-1 ，N=5 所以 K＝4
组成 9 位海明码
1 2 3 4 5 6 7 8 9
C1 C2 B4 C4 B3 B2 B1 C8 B0 C1 C2 1 C4 0 1 0 C8 1
C8=B0 = 1
C4=B3 ⊕ B2 ⊕ B1 = 0⊕1⊕0 = 1
C2=B4 ⊕ B2 ⊕ B1 = 1⊕1⊕0 = 0
C1=B4 ⊕ B3 ⊕ B1 ⊕ B0= 1⊕0⊕0⊕1 = 0
得到海明校验码： 001101011
（注：答案不惟一，采用不同顺序可能有不同答案）

5. 已知 X=+0.11101, Y=-0.10011, 用双符号补码计算 X+Y 和 X-Y，并指出运算
   结果是否发生溢出。（提示：要求写出[X]补，[Y]补和[-Y]补然后按定点补码公式计
   算结果。）
   [X] 补 =00．11101， [Y]补 =11．01101， [－Y]补 =00．10011
   [X+Y] 补 =[X] 补 + [Y]补 =00．11101+11．01101=00．01010
   [X-Y] 补 = [X] 补 + [－Y]补 =00．11101+00．10011=01．10000（溢出）

6. 已知 X= +0.1100, Y= -0.1111, 用原码除法求 X/Y 的商和余数，要求写出 X/Y
   的商和余数的真值。
   [X]原 ＝0．1100， [Y]原 = 1．1111
   A =│X│＝0．1100，B =│Y│= 0．1111，- B= 1．0001
   将 A，B，-B 送入原码除法电路，
   

7. 已知二进制小数 x=0.10101，y= -0.11011，用加减交替法计算[x/y]原，并还
   原成真值。
   1、解：
   [x]原=0.10101, x*=0.10101
   [y]原=1.11011, y*=0.11011, [y*]补=0.11011, [-y*]补=1.00101
   

8. CPU 执行一段程序时，cache 完成存取的次数为 1900 次，主存完成存取的次
   数为 100 次，已知 cache 存取周期为 50ns，主存存取周期为 250ns，问：
   （1）cache/主存系统的效率是多少；
   （2）平均访问时间是多少；
   h=Nc /(Nc +Nm )=1900/(1900+100)=0.95
   r=tm /tc =250ns/50ns=5
   e=1/(r+(1-r)h)=1/(5+(1-5)×0.95)=83.3%
   ta =tc /e=50ns/0.833=60ns

9. 某计算机系统的内存由 Cache 和主存构成，Cache 的存取周期为 45ns，主存
   的存取周期为 200ns。已知在一段给定的时间内，CPU 共访问内存 4500 次，其中
   340 次访问主存，求：
   （1）Cache 的命中率是多少？
   （2）CPU 访问内存的平均访问时间是多少？
   （3）Cache/主存系统的效率是多少？
   解：⑴ 命中率 H＝（4500－340）/ 4500＝0.92。 ⑵ CPU 访存的平均时间 T＝0.92×45＋(1－0.92)×200＝57.4ns
   ⑶ cache-主存系统的效率 e＝45/57.4=78℅

10. 已知 x = – 0.01111 ，y = +0.11001， 求 [ x ]补 ，[ -x ]补 ，[ y ]补 ，[ -y ]补 ，x + y = ？ ，x – y = ？
    

11. 某指令系统指令长度固定长度 16 位，操作码部分长 6 位。试提出一种分配
    方案，使指令系统有 60 条二地址指令，120 条单地址指令和 200 条零地址指令。
    000000——111011，
    11110000000——11111110111，
    1111111100000000——1111111111000111
    12.某指令系统指令长度固定 12 位，操作码部分最少长 4 位。试提出一种扩展操
    作码分配方案，使指令系统有 10 条二地址指令，36 条单地址指令和 128 条零地
    址指令。（6 分）
    0000——1001：二地址指令
    10100000——11000011：单地址指令
    110001000000——110010111111：零地址指令

12. 某机指令字长 16 位，每个操作数的地址码为 6 位，设操作码长度固定，指
    令分为零地址、一地址和二地址三种格式。若零地址指令有 M 条，一地址指令有
    N 种，则二地址指令最多有几种？若操作码位数可变，则二地址指令最多允许有
    几种？
    1）若采用定长操作码时，二地址指令格式如下：
    OP（4 位） A1（6 位） A2（6 位）
    设二地址指令有 K 种，则：K=24-M-N 当 M=1（最小值），N=1（最小值）时，二地址指令最多有：Kmax=16-1-1=14
    种 1）若采用变长操作码时，二地址指令格式仍如 1）所示，但操作码长度
    可随地址码的个数而变。此时，K= 24 -（N/26

• M/212 ）；
  当（N/26
• M/212 ）1 时（N/26
• M/212 向上取整），K 最大，则二地址
  指令最多有：Kmax=16-1=15 种（只留一种编码作扩展标志用。）

14. 假设主存容量 256KB，Cache 容量 4KB，每个字块 64 个字节。问：⑴Cache
    地址有多少位？⑵Cache 可容纳多少块？⑶主存地址有多少位？⑷主存可容纳
    多少块？⑸若采用直接映射方式，已知主存地址为 07A3FH，此地址映射到 Cache
    的哪个块（设块号从 0 号开始编号）？ ⑴ 12，⑵64，⑶18，⑷4096，⑸40。

15. 设有一个具有 24 位地址和 8 位字长的存储器，求：
    （1）该存储器能存储多少字节的信息？
    （2）若存储器由 4M×1 位的 RAM 芯片组成，需要多少片？
    （3）需要哪种译码器实现芯片选择？
    解：⑴ 存储单元数为 224
    ＝16M＝16777216，故能存储 16M 字节的信息。
    ⑵ 由于存储容量为 16MB（8 位字长），每 4M 字节需要 4 片（位并联方式），
    故需芯片数为 16/4×8＝32 片。
    ⑶ 若用 32 片组成一个 16M（8 位字长），地址总线的低 22 位可直接连到芯
    片的 A0-A21 管脚，而地址总线的高 2 位（A22，A23）需要通过 2：4 线译码器进
    行芯片选择。存储器组成方案为位并联和地址串联相结合的方式。
    存储器 24 位地址（A23-A0），而单个芯片 22 位地址（A21-A0），
    32 片，8 个芯片一组，共 4 组。所以采用 2：4 译码器。
    组成方案为：地址串联，位并联。

16. 有一个 16K×16 位的存储器，由 1K×4 位的 DRAM 芯片构成（芯片是 64
    ×64 结构）问：
    （1）共需要多少 RAM 芯片？
    （2）采用异步刷新方式，如单元刷新间隔不超过２ms，则刷新信号周期是多
    少？
    解：（1）存储器的总容量为 16K×16 位=256K 位，用 DRAM 芯片为 1K×4 位
    =4K 位，故芯片总数为： 256K 位/4K 位 = 64 片 (2) 采用异步刷方式，在 2ms 时间内分散地把芯片 64 行刷新一遍，故刷新
    信号的时间间隔为 2ms/64 = 31.25μs，即可取刷新信号周期为 30μs。

17. 某机字长 16 位，存储字长等于指令字长，若存储器直接寻址空间为 128 字，
    变址时的位移量为-64~+63,16 个通用寄存器可作为变址寄存器。设计一套指令格
    式，满足下列寻址类型的要求。
    （1）直接寻址的二地址指令 3 条；
    （2）变址寻址的一地址指令 6 条；
    （3）寄存器寻址的二地址指令 9 条；
    （4）直接寻址的一地址指令 13 条。
    

18.有一个 16K×16 的存储器，由 1K×4 位的 DRAM 芯片构成问: （1）总共需要多少 DRAM 芯片? （2）画出存储体的组成框图。

19. 设 CPU 共有 16 根地址线，8 根数据线，并用MREQ 作访存控制信号（低电
    平有效），用WR作读写控制信号（高电平为读，低电平为写）。现有下列芯片及
    各种门电路（门电路自定），如图所示。画出 CPU 与存储器的连接图，要求：
    （1）存储芯片地址空间分配为：最小 4K 地址空间为系统程序区，相邻的 4K 地
    址空间为系统程序工作区，与系统程序工作区相邻的是 24K 用户程序区；
    （2）指出选用的存储芯片类型及数量；
    （3）详细画出片选逻辑
    

（3）CPU 与存储芯片的连接图如图所示

20. 设 CPU 共有 16 根地址线，8 根数据线，并用MREQ （低电平有效）作访存
    控制信号，R / W 作读写命令信号（高电平为读，低电平为写）。现有下列存储芯
    片：ROM（2K×8 位，4K×4 位，8K×8 位），RAM（1K×4 位，2K×8 位，4K×8 位），
    及 74138 译码器和其他门电路（门电路自定）。试从上述规格中选用合适芯片，
    画出 CPU 和存储芯片的连接图。要求：
    （1）最小 4K 地址为系统程序区，4096~16383 地址范围为用户程序区；
    （2）指出选用的存储芯片类型及数量；
    （3）详细画出片选逻辑。
    解：（1）地址空间分配图：
    系统程序区（ROM 共 4KB）：0000H-0FFFH
    用户程序区（RAM 共 12KB）：1000H-FFFFH
    （2）选片：ROM：选择 4K×4 位芯片 2 片，位并联
    RAM：选择 4K×8 位芯片 3 片，字串联(RAM1 地址范围为:1000H-1FFFH,RAM2
    地址范围为 2000H-2FFFH, RAM3 地址范围为:3000H-3FFFH)
    （3）各芯片二进制地址分配如下：
    
    

21. 设 CPU 共有 16 根地址线，8 根数据线，并用MREQ （低电平有效）作访
    存控制信号，R / W 作读写命令信号（高电平为读，低电平为写）。现有 8 片
    8K×8 位的 RAM 芯片与 CPU 相连，试回答：
    （1）用 74138 译码器画出 CPU 与存储芯片的连接图；
    （2）写出每片 RAM 的地址范围；
    （3）如果运行时发现不论往哪片 RAM 写入数据后，以 A000H 为起始地址的存
    储芯片都有与其相同的数据，分析故障原因。
    （4）根据（1）的连接图，若出现地址线 A13 与 CPU 断线，并搭接到高电平
    上，将出现什么后果？
    解：（1）CPU 与存储器芯片连接逻辑图：

⑵

（2）地址空间分配图：
RAM0:0000H-1FFFH
RAM1:2000H-3FFFH
RAM2:4000H-5FFFH
RAM3:6000H-7FFFH
RAM4:8000H-9FFFH
RAM5:A000H-BFFFH
RAM6:C000H-DFFFH
RAM7:E000H-FFFFH
（3）如果运行时发现不论往哪片 RAM 写入数据后，以 A000H 为起始地址的存储芯片(RAM5)都有
与其相同的数据，则根本的故障原因为：该存储芯片的片选输入端很可能总是处于低电平。假设
芯片与译码器本身都是好的，可能的情况有：
1）该片的-CS 端与-WE 端错连或短路；
2）该片的-CS 端与 CPU 的-MREQ 端错连或短路；
3）该片的-CS 端与地线错连或短路。 （4）如果地址线 A13 与 CPU 断线，并搭接到高电平上，将会出现 A13 恒为“1”的情况。此时存
储器只能寻址 A13=1 的地址空间(奇数片)，A13=0 的另一半地址空间（偶数片）将永远访问不到。
若对 A13=0 的地址空间（偶数片）进行访问，只能错误地访问到 A13=1 的对应空间(奇数片)中
去。