逻辑电平1和0是对某一个电平值的抽象。当电平值为Vdd（例如，Vdd = 5V）时，它被认为是逻辑1。类似地，当电压为0V，则认为是逻辑0。然而，在现实应用中，我们会针对不同的逻辑电平给出一定的电压范围，例如，3.5 ~ 5V之间的电平值都可以被认为代表的是逻辑1，而在0 ~ 1.5V之间的电平值都可以被认为代表的是逻辑0。逻辑1和逻辑0对应的电压范围对于不同类型的电路（如CMOS、TTL）来说是不同的。
当一个信号叠加了噪声后，其电平会发生变化，但是叠加多少噪声后其逻辑值会发生变化呢？逻辑值不发生变化时，电路所能够容忍的最大噪声值就是噪声容限。噪声容限有两种类型：低电平噪声容限和高电平噪声容限。要理解这一点，我们先看一个例子，如下图所示，图中门A的输出端连接到了门B的输入端。
低电平噪声容限
假如门B对低于0.5V的电平会认为是逻辑0，那么门B的输入端Y的逻辑值如果是0，那么其电压最高可达0.5V。如果Y端的电压大于0.5V，B可能会把它当成逻辑1，或者当成不确定值。在B的输入端，被视为逻辑0的最大电压用 VIL 表示。另外，假定门A输出逻辑0时电平值在0 ~ 0.2V之间，那么A输出的低电平最大电压值为 VOL 。B的低电平输入噪声容限为 VIL 和 VOL 之间的差值。
NML = VIL – VOL
高电平噪声容限
假定B的输入电压大于3.5V时会被当成逻辑1，而电压低于3.5V时B把它当成逻辑0或不确定值，此时被B输入端认为是逻辑1的最小电压用 VIH 表示。如果A输出逻辑1时的输出电压在4 ~ 5V之间，那么其输出的高电平的最小值用 VOH 表示。此时Y端的高电平噪声容限是 VIH 和 VOH 之间的差值。
NMH = VOH – VIH
示意图如下图所示：
摘录自《Verilog高级数字系统设计技术与实例分析》和《数字设计和计算机体系结构》，略有改动。