一、单选
1.计算机系统中的存储器系统是指______。
A.RAM存储器
B.ROM存储器
C.主存储器
D.
主存储器和外存储器
2.时序电路的主要作用是
_________
。
A. 给出时钟信号
B
. 给出机器各种时间顺序信号
C. 给出控制信号
D. 给出执行指令时的地址信号
A. 正在执行的机器指令代码
B. 正在执行的微指令代码
C.
下一条机器指令的内存地址
D. 下一条微指令在控制存储器中的地址
4.系统总线中地址线的功能是______。
A. 选择外存单元地址
B.选择I/O设备
C. 选择主存地址
D
.指定主存和I/O设备接口的地址
5.主存储器和CPU之间增加Cache的目的是________。
A.
解决CPU和主存之间的速度匹配问题
B. 扩大主存储器的容量
C. 扩大CPU中通用寄存器的数量
D. 既扩大主存容量又扩大CPU通用寄存器数量
6.中断向量地址是________。
A. 子程序的入口地址
B. 中断服务子程序的入口地址
C.
中断服务子程序入口地址的地址
D. 中断返回地址
7.在________下，计算机等待传送数据。
A. 通道方式
B. 中断方式
C. DMA方式
D.
程序查询方式
8.在总线中，地址总线的作用是________。
A. 用于选择存储器单元
B. 用于选择存储器单元和各个通用寄存器
C. 用于选择进行信息传输的设备
D.
用于指定存储单元和选择I/O设备接口电路的地址
9．外部设备提出中断请求的条件是__________。
A. 一个CPU周期结束
B.
外设工作完成和系统允许
C. CPU开放中断系统
D. 总线空闲
10. 计算机外部设备采用异步串行传送方式传送字符：1位起始位、7位数据位、1位校验位、1位停止位。若要求每秒钟传送960个字符，则传送速率为______位/秒。
A. 2400
B.
4800
C. 9600
D. 3600
11.在微过程控制中，机器指令与微指令的关系是______。
A. 每一条机器指令由一条微指令组成
B. 一条微指令由若干条机器指令组成
C
. 每一条机器指令由一段微指令组成的微程序解释执行
D. 一段微程序由一条机器指令执行
12.微程序存放在________中。
A.
控制存储器 B. RAM C. ROM D. 指令寄存器
13.为了便于实现多级中断，保存现场信息最有效的方法是采用________。
A. 通用寄存器
B.
堆栈 C. 储存器 D. 外存
14.在以下几种存储器中，使用时需要刷新的是______。
A. CD-ROM B. SRAM
C.
DRAM D. EPROM
15.在流水线中各功能段之间存在反馈回路，则是______流水线。
A. 线性 B. 多功能 C. 数据
D
. 非线性
二、填空
1.在计算机中处理图有两种方法：
矢量图
和
位图
。
2.对磁盘所存放信息的访问是通过它所在的
磁道号
和
扇区号
实现。
3.并行存储器从结构上拓宽带宽技术的方法主要有
双端口存储器
、
单体多字系统存储器
和
多系统存储器
。
4.虚拟存储器技术中，虚存地址和实存地址之间的转换，主要有
页式虚拟存储器
、
段式虚拟存储器
、
段页式虚拟存储器
三种。
5.DMA技术使
外围设备
可以直接访问
内存
，并与
CPU
并行工作
。
6.控制器的设计可分为两大类，即
组合逻辑控制器
和
微程序控制器
。
7.硬盘必须经过
低级格式化
、
分区
和
高级格式化
才能供用户使用。
8.总线可分
数据总线
、
地址总线
和
控制总线
。
9.外围设备的编址可以
统一编制
，也可以
独立编址
。
10.总线结构通常可以分为
单总线结构
和
多总线结构
两种。
11.市场上主流的平板显示器技术主要有PDP、
LED
显示器
和
LCD
、mini_LED。eg. LVD
12.Cache替换算法主要有
随机法
、
先进先出法
、
最近最少使用法
3种。
三、计算题
1.存储器为8位字长，具有24位地址，则：
(1)存储器容量是多少？
(2)如果用4M×1b的RAM芯片构成，则需要多少芯片？
答:
(1)2^24=16MB
(2)存储容量为16M（8位字长），每4M字节需要4片（位并联方式），故需要16/4*8=32片
2.某磁盘组有4个盘片、8 个记录面，每个记录面的内磁道直径为10cm,外磁道直径为30cm, 记录密度为250 b/mm, 道密度为8t/mm，每磁道分16个扇区，每扇区512B。求该磁盘组的非格式化容量和格式化容量各是多少?
总磁道数=记录面数×磁道密度×（外直径-内直径）/2=8*8*200/2
总的非格式化容量=面数×(磁道数/面)×内圆周长×最大位密度=8*200/2*8*3.14*100*250/的≈60M
总的格式化容量=每道扇区数×扇区容量×总磁盘数=8*200/2*8*16*512=50M
P.S.注意运算过程中的单位一致和换算
3.假设CPU执行某段程序时，共访问Cache命中2000次，访问主存50次。已知Cache的存取周期为50ns，主存的存取周期为200ns，求Cache-主存系统的命中率、效率和平均访问时间。
命中率=2000/(2000+50)=98%
平均访问时间=0.98×50+0.02×200=49+4=53
效率=50/53=94%
四、画图题
某机采用单总线结构，CPU可寻址的最大存储空间为64KB，数据总线宽度为８位，存储器按字节编址。采用访存请求信号
和读写控制信号
同时控制存储器的读写。系统当前使用的存储器容量为３２Ｋ。其中：
ROM
为１６KB，采用容量为８K×８ｂｉｔ的ROM芯片,地址范围为００００H～３FFFH；
RAM为１６KB，采用容量为８K×4ｂｉｔ的RAM芯片，地址范围为C０００H～FFFFH；
(1)组成该机的存储器各需多少片ROM和RAM芯片？
(2)画出CPU与存储器之间的逻辑连接图。（要注明使用的是什么芯片和门电路）
答：
(1)2^16=64kb 故为16根地址线，8根地址线
A15A14A13A12 A11A10A9A8 A7A6A5A4 A3A2A1A0
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 ROM 2^14=16k
1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0
1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 RAM 2^14=16k
故需要８K×８ｂｉｔ的ROM芯片2片
故需要８K×4ｂｉｔ的RAM芯片4片
(2)
