博客

目录

三、8088/8086CPU 引脚

1、小知识点：

2、40个引脚（总线）信号​编辑

8088和8086的区别​编辑

3、地址、数据复用

4、地址、状态复用

5、地址线、数据线小总结：

6、读写控制——ALE（Address Latch Enable）地址锁存允许：

7、IO/M* 外设/存储器访问

8、WR* 写控制

9、RD* 读控制

10、IO/M*、WR*、RD*组合

11、Ready 就绪

12、DEN* 数据允许

13、DT/R* 数据发送/接收信号

14、中断请求和响应——INTR 可屏蔽中断请求

15、INTA* 可屏蔽中断响应

16、NMI 不可屏蔽中断请求

NMI 与 INTR 的区别

17、总线请求和响应引脚——HOLD 总线请求

18、HLDA 总线响应

19、RESET 复位请求

20、CLK 时钟输入

21、Vcc 电源输入

22、GND 接地

23、MN/MX* 工作模式选择

引脚小结：

地址总线（AB）

数据总线（DB）

控制总线（CB）

引脚注意点

三、8088/8086CPU 引脚

1. 8088为准16位CPU（数据线为8位）；8086为真正的16位微处理器（数据线为16位）

1、小知识点：

分时复用：一个引脚在不同的时刻具有两个甚至多个作用；公交车上下车

总线复用的目的是为了减少对外引脚个数

三态：高电平、低电平、高阻态

2、40个引脚（总线）信号

1. 地址和数据复用，地址和状态复用
2. 读写控制
3. 中断请求和响应
4. 总线请求和响应
5. 其他

6. 8088和8086的区别
   
   

3、地址、数据复用

1. AD0~AD7：8位地址、数据分时复用，双向、三态
2. 
3. 存储器读总线周期：
   1. 
   2. 处于中间：悬浮态 = 高阻态

4、地址、状态复用

1. A19/S6~A16/S3
2. 地址、状态分时复用引脚，输出、三态
3. 访问
   
   
   存储器
   
   
   的T1输出高四位地址A19~A16，证明：CPU访问内存时：20位AB；
4. 访问
   
   
   外设
   
   
   的T1全部输出低于低电平无效，证明：CPU访问外设接口时16位AB

5、地址线、数据线小总结：

6、读写控制——ALE（Address Latch Enable）地址锁存允许：

1. 输出、三态、高电平有效
2. 在由高电平变为低电平时，将20位地址缩入“地址锁存器”；
3. 只在T1时工作

7、IO/M* 外设/存储器访问

1. 输出，三态
2. IO读总线周期：高电平有效
3. 内存读总线周期：低电平有效

8、WR* 写控制

1. 输出，三态，低电平有效
2. 低电平时，CPU正在
   
   
   写出
   
   
   数据传送给主存或I/O端口

9、RD* 读控制

1. 输出，三态，低电平有效
2. 低电平时，CPU正在从存储器或I/O端口
   
   
   读入
   
   
   数据

10、IO/M*、WR*、RD*组合

这些组合起来：

1. 控制4种基本的总线周期；
2. 决定了系统中数据传输的方式

11、Ready 就绪

1. 输入、高电平有效
2. CPU在总线周期的T3中，测试：
   1. ready = 1，继续下一步
   2. ready = 0，CPU插入“等待周期”，Tw一定插在“T3——T4”之间

12、DEN* 数据允许

1. 输出、三态、低电平有效
2. 低电平时，表示当前DB上正在传送数据，允许收发器收发数据

13、DT/R* 数据发送/接收信号

1. 输出，三态
2. 表明当前总线上数据的流向
   1. 高电平时，数据自CPU输出——发送
   2. 低电平时，数据输入CPU——接收
3. 
   
   在8086最小工作模式下，决定CPU最终接受或发送数据的引脚
   
   

14、中断请求和响应——INTR 可屏蔽中断请求

1. 输入，高电平有效
2. 高电平时，表示请求设备向CPU申请可屏蔽中断
3. 中断的功能：主机与外设进行数据交换
4. 是否响应受控于IF：IF = 1 开中断
5. 可以被屏蔽

15、INTA* 可屏蔽中断响应

1. 输出，低电平有效
2. 低电平时，表示来自INTR引脚的中断请求已经被CPU响应，CPU进入中断响应周期

16、NMI 不可屏蔽中断请求

1. 输入，上升沿有效
2. 有效时表示外界向CPU发出不可屏蔽中断请求，与IF无关
3. 处理掉电等系统故障
4. 不能被CPU屏蔽，优先级高于INTR
5. 不可通过程序设置

NMI 与 INTR 的区别

17、总线请求和响应引脚——HOLD 总线请求

1. 输入，高电平有效
2. 表示总线请求设备向CPU申请占有总线
3. 通知CPU收回对总线的控制权

18、HLDA 总线响应

1. 输出，高电平有效
2. 表示CPU已响应总线请求并已将总线释放
3. 此时CPU的地址总线、数据总线及具有三态输出能力的控制总线将全面呈现

19、RESET 复位请求

1. 输入，高电平有效
2. 当该信号有效时，将使CPU初始化
3. 86/88复位后，
   
   
   CS = FFFFH、其他寄存器，包括：IP = 0000H
   
   

20、CLK 时钟输入

1. 给CPU提供内部定时信号

21、Vcc 电源输入

1. 向CPU提供+5V电源

22、GND 接地

8088的引脚接地，则工作于最大工作模式：MN/MX* = 0

23、MN/MX* 工作模式选择

1. 接高电平时MIN，86/88工作在最小模式
2. 低电平时MAX，在最大模式

引脚小结：

1. 
   
   CPU引脚分成三类系统总线信号：
   
   
   1. 8088：8位数据线：D0~D7
   2. 8086：16位
      
      数据线
      
      ：D0~D15
   3. 20位
      
      地址线
      
      ：A0~A19
   4. 
      控制线
      
      ：
      1. ALE、IO/M*（8086：M/IO*）、WR*、RD*、READY、INTR、INTA*、NMI
      2. HOLD、HLDA
      3. RESET、CLK、Vcc、GND

2. 
   
   地址总线（AB）
   
   
   

   1. 
      单向、三态
      
      总线，用于传送
      
      地址信息
      
   2. 
      
      其位数决定可直接寻址的范围
      
      
   3. 

3. 
   
   数据总线（DB）
   
   
   

   1. 双向，三态总线，用于传送数据信息
   2. 其位数有8位，16位，32位，64位等
   3. 

4. 
   控制总线（CB）
   
   

   1. 传送控制，状态信息
   2. CPU对主存或外设接口的读（RD）或写（WR）信号

引脚注意点

1. 
2. 
   
   8086写I/O总线周期的控制信号，一直保持低电平有效的是：M/IO*
   
   
3.